®日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平1-255933

⑤Int. Cl. ⁴

識別記号 350 ❸公開 平成1年(1989)10月12日

G 06 F 9/38 12/08 X - 7361 - 5B C - 7010 - 5B

審査請求 未請求 請求項の数 1 (全7頁)

❷発明の名称

掃出し制御方式

②特 頭 昭63-84616

②出 顧 昭63(1988)4月6日

⑩発 明 者

文彦

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人

弁理士 柳 川

8A AA 4

1. 発明の名称

掃出し制御方式

2. 特許請求の範囲

3. 発明の詳細な説明

技術分野

本発明は掃出し制御方式に関し、特に1回以上

のストアを必要とする命令の演算処理において、 ストアバッファから主記憶装置への提出し制御方式に関する.

從来技術

従来のパイプライン処理型情報処理装置でのバ イプライン処理は次のようにして行なわれる、第 4 図を参照すると、このパイプライン処理の一例 では、アドレス手段により命令キャッシュから命 令を取出す命令取出 (if) ステージ、このステー ジで取出された命令を命令レジスタに格納したあ とこの命令のオペランドにもとづきアドレス加算 器で論理アドレスを生成するオペランドアドレス (AC) ステージ、このステージで生成された論理 アドレスを論理アドレスレジスタに格納したあと アドレス変換パッファで論理アドレスを物理アド レスに変換するアドレス変換(AI)ステージ、こ のステージで変換された物型アドレスを物理アド レスレジスタに格納したあと、この物理アドレス でオペランドキャッシュをアクセスしオペランド を読出すオペランドキャッシュアクセス(CA)ス テージ、このステージで読出されたオペランドを 実行レジスタに格納したあと演算器で演算する演 算実行(EX)ステージ、およびこの(EX)ステージで演算された結果を格納する結果格納(ST)ステージの6つのステージに分割されている。

よって、命令Aのように一命介で多くのストア処理をしなければならない命令では、命令リトラィ不可期間が良くなるという欠点がある。

死叨の目的

本発明の目的は上述の欠点を除去するようにし

Cache 、この命令キャッシュ I Cache にアドレスを供給するアドレスレジスタAIC 、このアドレスレジスタAIC 、このアドレスレジスタAIC 、このアドレスレジスタAIC 、このアドレスレジスタAIC 、このアドレスレジスタAIC 、このアドレスレジスタムI 、命令キャッシュ I Cache からの命令を当れずるための命令を選択するためのセレクタ21を備えている。

オペランドアドレス生成(AC)ステージでは、セレクタ21で選択出力された変更後の命令を格納する命令レジスタ1R20、この命令レジスタ1R20からのアドレスまたはその値により索引されるアドレスを格納するためのレジスタBRおよびGR、およびこの命令レジスタ1R20、レジスタBRおよびGRからの値を計算しアドレスを生成するためのアドレス演算器AD.ADDERが必要である。

アドレス変換(AT)ステージのためには、アドレス液算器 AO. ADOERから与えられる論理アドレスを格納する論理アドレスレジスタ LAR およびこの論理アドレスに応答して物理アドレスを読出すた

た掃出し制御方式を提供することにある。

発明の構成

実 施 例

次に本発明の一実施例について詳細に説明する。 まず、本発明の一実施例の前提となる回路について簡単に説明する。第1図を参照すると、命令取出し(IF)ステージの処理のため主記憶装置8から読出された命令を格納する命令キャッシュ「

めのアドレス変換バッファ TLB が用意されている、

次にキャッシュアクセス(CA)ステージの処理のためアドレス変換バッファTLBから与えられたる特理アドレスを格納するための物理アドレスの物理アドレスを協力といるといるといるのでは、 A を読出すためのオペランドを格納し、 A を読出すためのオペランドキャッシュの Cache 、 シジスタ群BRおよびGR、 更にこれらのセレクタ 2 なり用意されている。

演算実行(EX)ステージのためには、演算を行うための演算器FLT.ADD、折合わせを行うためのシフタSHT、これら演算器FLT.ADD、シフタSHTおよびオペランドキャッシュのCacheからの演算結果、演算中間結果およびオペランドを格納するための実行レジスタEXR、セレクタ22からの内容および演算器FLT、ADDアドレスおよびシフクSHTからの演算結果、演算中間結果を格納するた

めのレジスタREGISTER、実行レジスタEXR およびレジスタREGISTERからの情報を入力し、命令カウンタ15の更新指示を銀101 に出力する液質制即部 1 が設けられている。

結果格納 (ST) ステージでは、演算器 FLT. ADD およびシフタSHIからの演算結果を格納するため のリードデータレジスタRDR 5の他、書込みアド レスをセットする鸖込アドレスレジスタ HA2、こ のレジスタWA2からの書込みアドレスを+1粒加 させるためのインクリメンタ3、線102 を介して 与えられる命令終アフラグをセットするレジスタ WF4、このレジスタWF4からのフラグを書込アド レスレジスタWA2で指示される位置に格納する印 台終アフラグバッファWFB 6、銀103 を介して与 えられるリードデータレジスタ5の内容を、レジ スタWA2からのアドレスで指示される位置に格納 するためのストアバッファフ、このストアバッフ ァ7に対する読出アドレスを格納するための読出 アドレスレジスタ9、この読出アドレスレジスタ 9 の内容を更新するためのインクリメンタ10、

またはそのままの出力を選択して格納するストアバッファ掃出しポインタ19を含む。

第1図から第3図を参照すると、サイクル6で 読出データレジスタRDR 5に格納された命令Aに 関する第1ワード目の演算結果はサイクル7で繰 103を介してストアバッファクの1番地に格納さ れる。

線101 を介してIC更新指示が出力されていな

ストアパッファフから主記憶装8へのバッファ帰 出しを制御するための指示信号を線105 に出力す るメモリアクセス制切部11、このメモリアクセ ス制御部11から線105 を介して与えられる指示 信号に応答してストアバッファフからの内容を線 104 を介して主記憶装置8へ送出するレジスタHA R 12、海红制御部1から線101を介して与えら れる命令カウンタ更新指示信号に応答して、命令 カウンタ更新の場合は"1"を命令終了フラグと して、また命令カウンタ更新でない場合は"〇" を線102 に出力する命令カウンタ(以下IC) 灭 新制即回路13、命令カウンタ16、「C更新制 **伽回路13から銀102 を介して与えられる信号に** 応答して命令カウンタ16からの値をセットする レジスタIC15、JC更新制御回路13からの 信号を格納するレジスタWFI 17、このレジスク WFJ 17および命令終了フラグバッファWFB 6か ちの出力のどちらか一方を選択する選択制御回路 18、およびこの選択制御回路18からの信号に 応答してインクリメンタ23、デクリメンタ24、

いため、I C 更新制即回路 1 3 から 級 102 を介してレジスタ WFO 4 に格納された 値 "O"が、上述の命令 A の第 1 ワード目の 演算結果のストアバッファ 7 への格納動作とともに、命令終了フラグバッファ 6 の対応するワードに "O が格納される・サイクル 1 O で命令カウンタレジスタ 1 5 の 内

容が "A" から "B" に変化するとともに命令終 アフラグバッファ 4 に "1" が格納され、インク メリンタ 2 3 が動作してストアバッファ 帰出しポ インタ 1 9 の内容が "O" から "1" に変化する. これはストアバッファ 7 内に帰出し可能なデータ が1命令あることを示す。

メモリアクセス制御部11はストアバッファ帰出しポインタ19の値が"0"のときはストアバッファフに掃出し可能なデータがないため、ストアバッファフから主記憶装置8に対する帰出し動作を加止する指示信号をレジスタ12に与える。いま、帰出しポインタ19の内容が"1"であるため、メモリアクセス制御部11はストアバッファフの内容を級104を介して主記憶装置8に供給

するようレジスタ12に指示する。この指示に応答してレジスタ12はストアバッファフから主記憶装置8に対して命令Aの命令単位の提出しが開始される。

サイクル 1 0 において命令 A の第 4 ワード目の ストアバッファ 7 への格納が終了しサイクル 1 1 において命令 B の第 1 ワード目のストアバッファ 7 への格納動作が開始される。

の演算結果の主記憶装置8への提出し動作が開始され、サイクル15において、命令Bの第2ワード目の命令単位の主記憶装置8への掃出しが行なわれる。命令終了フラグバッファ6から"1"が検出されるとストアバッファ掃出しボインタ19の値がディクリメンタ24によりディクリメントされ"1"となる。これは、ストアバッファ在していることを示している。

サイクル16において命令Cがストアバッファフから帰出されると、命令終了フラグバッファ6から"1"が検出され、サイクル17においてストアバッファ帰出しポインタ19の何がデクリメンタ24によりカウントダウンされ"0"となり、これはストアバッファ7に帰出し可能なデータがないことを示している。

なお、命令終了フラグバッファ6は第3図に示すようなバッファ構造となっており、ストアデータがストアバッファ7に書込まれるタイミングで命令カウンタレジスタ15の値が変更される時に

"3"に更新され、命令Cに関する河頂結果が格納されると、これと同期して命令終了フラグバッファ6に値"1"が格納される。この時命令Aの第4ワード目がストアバッファフから主記憶装置8に対して掃出されており、命令Cに関する演算結果を主記憶装置8に帰出すことはできない。

そこで、ストアバッファ揺出しポインタ19の 値は"2"から"3"にカウントアップされ、ストアバッファフ内に帰出し可能なストアデータが 3 命令分存在することを示している。

サイクル13において、命令Aの第4ワード目の演算結果の主記憶装置8への帰出しとともに命令終了フラグバッファ6から"1"が出力されると、サイクル14においてストアバッファ帰出しポインタ19の内容のデクリメンタ24によるデクリメントが行なわれ、ポインタ19の内容は、3°から"2"に変化する。この値"2"にストアバッファ7内に帰出し可能なストアデータが2命令存在することを示す。

サイクル14において、命令日の第1ワード目

"1"が、それ以外の時には"0"が割込まれる、また、同一タイミングで命令終了フラグバッファ6にストアされるフラグが"1"ならば、ストアバッファ爆出しポインタ19の値がカウントアップされ、"0"ならばカウントアップされずにその時のポインタ19の値が保持される。

また、ストアバッファフから主記憶装置8へ福出すタイミングで命令終了フラグバッファ6の説出動作も行なわれる、読出された命令終了フラグの値が"1"ならば、ストアバッファ掃出しボインタ19の値が"0"ならばカウントダウンされずにその時の掃出しポインタ19の値が保持される、

次に実行ステージにおける障害検出がなされたときの動作について説明する、例えば、命令AのサイクルフのEX(実行)ステージにおいて障害が検出されると、命令カウンタ16の更新、命令終了フラグバッファ6へのストア、ストアバッファ掃出しポインタ19の更新、およびストアバッファフから主記憶装置8への命令Aの帰出しが即

止され、命令Aからのリトライ(再試行)が指示される。

発明の効果

本発明はストア命令において発行されるストア 要求に対して命令単位に命令終了フラグを付加す ることにより、主記憶装置8の書換えを命令の終 了まで送らせる制御を行なうことができるという 効果がある。

また、本発明はストアバッファ掃出しポインタ 19を設けることにより、ストアバッファフに格納された最も古い命令単位から主記憶設置8に掃出すことができ、結果としてリトライ率を向上できるという効果がある。

4. 図面の簡単な説明

第1図は木発明の一実施例を示す図、第2図は木発明の一実施例の動作を説明するためのタイム チャート、第3図はストアバッファ、命令終了フラグバッファおよびストアバッファ掃出しポイン タの関係を示す図、第4図はパイプライン処理を 説明するための図、第5図は従来技術の一例を示 すためのタイムチャートである.

主要部分の符号の説明

1 ……泊红制细部

2…… む込アドレスレジスタ

3 … … リードデータレジスタ

6 ……命令終了フラグパッファ

フ……ストアバッファ

8 … … 主記憶装置

9 … … 読出アドレスレジスタ

11……メモリアクセス制御部

13……命令カウンタ更新制御回路

15……命令カウンタレジスタ

16……命令カウンタ


18……選択制御回路

19……ストアバッファ掃出しポインタ


20……命令レジスタ

出願人 日本電気株式会社 代理人 弁理士 物川 個


Fig. 1 第1図




第 2 図



第 3 図



第 4 図



第5図

